Architektura procesora

by Jerry Sky


CISC wiele złożonych instrukcji, skomplikowany dekoder rozkazów, bezpośrednie operacje na pamięci. RISC uproszczony zestaw instrukcji, ograniczenie komunikacji z pamięcią, duża liczba rejestrów, jeden tryb adresowania

Architektura ze względu na przetwarzanie wektorów danych

SIMD Single Instruction, Multiple Data streams różne strumienie danych są przetwarzane w oparciu o pojedynczy strumień rozkazów

MIMD Multiple Instructions, Multiple Data streams wiele procesorów pracujących niezależnie, równoległe przetwarzanie danych i rozkazów